

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平5-55400

(43) 公開日 平成5年(1993)3月5日

(51) Int. Cl. ⁵

識別記号

F I

H01L 23/12

7352-4M

H01L 23/12

N

審査請求 未請求 請求項の数2 (全3頁)

(21) 出願番号

特願平3-240318

(22) 出願日

平成3年(1991)8月28日

(71) 出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72) 発明者 奈良 茂樹

東京都港区芝五丁目7番1号 日本電気株式会社内


(74) 代理人 弁理士 鈴木 章夫

(54) 【発明の名称】 半導体集積回路用基板

(57) 【要約】

【目的】 半導体集積回路用基板の汎用化を図り、基板の設計、制作及び管理の簡略化を可能とする。

【構成】 絶縁性材料で構成される基板1の外周縁に複数個の外部電極部2を有し、かつその表面に各外部電極部2にそれぞれ接続される複数本の導体パターン3を有する半導体集積回路用基板において、導体パターンの中間の少なくとも1箇所スルーホール4A、4Bを形成し、かつ各導体パターンのそれぞれ対応するスルーホールをつなぐ線5A、5Bに沿って基板を切断可能に構成する。



【特許請求の範囲】

【請求項 1】 絶縁性材料で構成された基板の外周縁に複数個の外部電極部を有し、かつその表面に前記各外部電極部にそれぞれ接続される複数本の導体パターンを有する半導体集積回路用基板において、前記導体パターンの中間の少なくとも 1 箇所にもスルーホールを形成し、かつ各導体パターンのそれぞれに対応するスルーホールを結ぶ線に沿って基板を切断可能に構成したことを特徴とする半導体集積回路用基板。

【請求項 2】 スルーホールは、スルーホールを結ぶ線が基板外形と相似形となる位置にそれぞれ配設してなる請求項 1 の半導体集積回路用基板。

【発明の詳細な説明】

【0001】

【産業上の利用分野】 本発明は半導体素子チップを搭載して半導体集積回路装置を構成するための集積回路用基板に関し、特に汎用性を高めた半導体集積回路用基板に関する。

【0002】

【従来の技術】 従来、この種の基板は、図 3 に一例を示すように、樹脂等の絶縁板を所要の形状、寸法に形成した基板 2 1 の周囲に多数個の外部電極部 2 2 を形成し、かつ基板の表面にはこれら外部電極部 2 2 から基板 2 1 の中央部に向かって延びる導体パターン 2 3 を形成した構成となっている。そして、基板 2 1 の中央部に搭載した半導体素子チップ 1 1 と導体パターン 2 3 とを例えばボンディングワイヤ 1 2 で電気接続し、かつこれらを樹脂等で封止して半導体集積回路装置を構成している。

【0003】

【発明が解決しようとする課題】 このような従来の半導体集積回路用基板は、搭載する半導体素子チップの大きさやその端子数に応じて予め基板 1 1 の外形形状や外形寸法が設計され、各半導体素子チップに専用の基板として構成されている。このため、半導体素子チップの種類に応じて基板を設計、制作する必要がある、そのための費用、工数が極めて多くなり、かつその管理が煩雑になるという問題がある。本発明の目的は、基板の汎用化を図り、基板の設計、制作及び管理の簡略化を可能とした半導体集積回路用基板を提供することにある。

【0004】

【課題を解決するための手段】 本発明の半導体集積回路用基板は、絶縁性材料で形成された基板に設けた複数本の導体パターンの中間の少なくとも 1 箇所にもスルーホールを形成し、かつ各導体パターンのそれぞれに対応するスルーホールを結ぶ線に沿って基板を切断可能に構成する。この場合、スルーホールを結ぶ線は基板外形と相似形となる位置に配設することが好ましい。

【0005】

【作用】 本発明によれば、スルーホールに沿って基板を切断することで、任意の大きさの基板が形成でき、形成

された基板ではスルーホールが外部電極部として構成される。

【0006】

【実施例】 次に、本発明について図面を参照して説明する。図 1 は本発明の一実施例の平面図である。基板 1 は樹脂等の絶縁板を略正方形に形成し、その周縁には多数個の外部電極部 2 を配設している。そして、基板 1 の表面には、これら外部電極部 2 に接続されて基板 1 の中央部に向けて延長される複数本の導体パターン 3 を放射状に形成している。更に、各導体パターン 3 はその中間の複数箇所、この実施例では中間 2 箇所にそれぞれスルーホール 4 A、4 B を形成している。

【0007】 ここで、前記スルーホール 4 は、基板 1 に開設した円形の透孔の内面に導体膜を形成した構成であることは言うまでもない。又、前記外部電極部 2 は、このようなスルーホールを半分に切断したような構成であることは従来と同じである。そして、前記 2 箇所に設けたスルーホール 4 A、4 B は、複数本の導体パターン 3 のそれぞれに設けたスルーホール 4 A 又は 4 B をそれぞれ結ぶ線 5 A、5 B が正方形となるように配設している。

【0008】 この構成によれば、基板 1 の中央部に半導体素子チップ 1 1 を搭載し、各導体パターン 3 とをボンディングワイヤ 1 2 で電気接続する。そして、これら半導体素子チップ 1 1 及びボンディングワイヤ 1 2 を樹脂 1 3 (図 2 参照) で封止する。これにより、半導体集積回路装置が構成されるが、必要に応じてスルーホール 4 A 又は 4 B を結ぶ線に沿って基板 1 を切断することにより、半導体集積回路装置の外形寸法を任意なものにできる。例えば、スルーホール 4 B に沿って基板 1 を切断することで、図 2 に示すように基板 1 が小型化された半導体集積回路装置を構成することができる。この場合、スルーホール 4 B が半導体集積回路装置の外縁となり、それぞれ半分切断されたスルーホール 4 B が新たな外部電極部として構成されることになる。

【0009】 又、半導体素子チップ 1 1 の寸法が大きい場合には、基板 1 の中央部に設けた座ぐり線 6 に沿って基板 1 を切削加工して座ぐり部を設けることにより、導体パターン 3 の中央部分を若干削除し、大きな寸法の半導体素子チップを搭載することが可能となる。この場合には、基板 1 は切断を行わず、或いはスルーホール 4 A に対応した切断線 5 A での切断を行うことで、図 2 の半導体集積回路装置よりも大型の半導体集積回路装置を構成することができる。

【0010】

【発明の効果】 以上説明したように本発明は、基板に設けた導体パターンの中間の少なくとも 1 箇所にもスルーホールを形成し、かつこのスルーホールに沿って基板を切断可能に構成しているので、半導体素子チップの種類に応じて基板を任意のスルーホール位置で切断すること

3

で、任意の大きさの半導体集積回路装置を構成することができ、基板の汎用性を高めて設計、制作及び管理の簡略化を図ることができる。

【図面の簡単な説明】

【図 1】本発明の半導体集積回路用基板の一実施例の平面図である。


【図 2】図 1 の基板で形成された半導体集積回路装置の一例の平面図である。

【図 3】従来の半導体集積回路用基板の平面図である。


【符号の説明】

- 1 基板
- 2 外部電極部
- 3 導体パターン
- 4 A, 4 B スルーホール
- 5 A, 5 B 切断線
- 6 座ぐり線
- 1 1 半導体素子チップ


【図 1】



【図 2】



【図 3】



PATENT ABSTRACTS OF JAPAN

(11)Publication number : 05-055400

(43)Date of publication of application : 05.03.1993

(51)Int.Cl.

H01L 23/12

(21)Application number : 03-240318

(71)Applicant : NEC CORP

(22)Date of filing : 28.08.1991


(72)Inventor : NARA SHIGEKI

(54) SEMICONDUCTOR INTEGRATED CIRCUIT BOARD

(57)Abstract:

PURPOSE: To enable a semiconductor integrated circuit board to be easily designed, manufactured, and controlled by a method wherein it is formed applicable to general purposes.

CONSTITUTION: Outer electrodes 2 are provided to the peripheral edge of a board 1 formed of insulating material, conductor patterns 3 connected to the outer electrodes 2 are provided onto the surface of the board 1, through-holes 4A and 4B are provided to each of the conductor patterns 3 at least at an intermediate point, and the board 1 can be cut along lines 5A and 5B which connect the corresponding through-holes 4A and 4B.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

*** NOTICES ***

Japan Patent Office is not responsible for any damages caused by the use of this translation.

1. This document has been translated by computer. So the translation may not reflect the original precisely.
2. **** shows the word which can not be translated.
3. In the drawings, any words are not translated.

CLAIMS

[Claim(s)]

[Claim 1] The substrate for semiconductor integrated circuits characterized by constituting a substrate possible [cutting] along with the line which connects the through hole to which a through hole is formed in at least one middle place of the aforementioned conductor pattern, and each conductor pattern corresponds in the substrate for semiconductor integrated circuits which has two or more conductor patterns which have two or more external polar zone on the periphery edge of the substrate which consisted of insulating material, and are connected to the front face at each aforementioned external polar zone, respectively, respectively.

[Claim 2] A through hole is the substrate for semiconductor integrated circuits of the claim 1 which it comes to arrange in the position where the line which connects a through hole serves as a substrate appearance and an analog, respectively.

[Translation done.]

*** NOTICES ***

Japan Patent Office is not responsible for any damages caused by the use of this translation.

1.This document has been translated by computer. So the translation may not reflect the original precisely.

2.*** shows the word which can not be translated.

3.In the drawings, any words are not translated.

DETAILED DESCRIPTION

[Detailed Description of the Invention]

[0001]

[Industrial Application] this invention relates to the substrate for semiconductor integrated circuits which raised especially versatility about the substrate for integrated circuits for carrying a semiconductor device chip and constituting semiconductor integrated circuit equipment.

[0002]

[Description of the Prior Art] Conventionally, this kind of substrate has composition which formed many external polar zone 22 in the circumference of the substrate 21 which formed electric insulating plates, such as a resin, in the necessary configuration and the size, and in the front face of a substrate the conductor pattern 23 prolonged toward the center section of a substrate 21 from these external polar zone 22, as an example is shown in drawing 3 . And electrical connection of the semiconductor device chip 11 and conductor pattern 23 which were carried in the center section of a substrate 21 is carried out by the bonding wire 12, and these are closed by the resin etc., and semiconductor integrated circuit equipment is constituted.

[0003]

[Problem(s) to be Solved by the Invention] According to the semiconductor device chip size to carry or its number of terminals, the shape of an appearance and dimension of a substrate 11 are designed beforehand, and such a conventional substrate for semiconductor integrated circuits is constituted by each semiconductor device chip as a substrate of exclusive use. For this reason, it is necessary to embrace the kind of semiconductor device chip, and to design and make a substrate, and the costs for it and a man day increase extremely, and there is a problem that the management becomes complicated. The purpose of this invention attains wide use of a substrate, and is to offer the substrate for semiconductor integrated circuits which enabled simplification of the design of a substrate, work, and management.

[0004]

[Means for Solving the Problem] The substrate for semiconductor integrated circuits of this invention constitutes a substrate possible [cutting] along with the line which connects the through hole to which a through hole is formed in at least one middle place of two or more conductor patterns prepared in the substrate formed with an insulating material, and each conductor pattern corresponds, respectively. In this case, as for the line which connects a through hole, it is desirable to arrange in the position used as a substrate appearance and an analog.

[0005]

[Function] According to this invention, a through hole consists of substrates which could form the substrate of arbitrary sizes and were formed by cutting a substrate along with a through hole as external polar zone.

[0006]

[Example] Next, this invention is explained with reference to a drawing. Drawing 1 is the plan of one example of this invention. A substrate 1 forms electric insulating plates, such as a resin, in an abbreviation square, and is arranging many external polar zone 2 in the periphery. And two or more conductor patterns 3 which are connected to these external polar zone 2, and are

extended towards the center section of a substrate 1 are formed in the front face of a substrate 1 at the radial. Furthermore, each conductor pattern 3 forms through holes 4A and 4B in the two middle in two or more of the middle places and this example, respectively.

[0007] the inside of the circular bore which established the aforementioned through hole 4 to the substrate 1 here — a conductor — it cannot be overemphasized that it is the composition in which the film was formed Moreover, the aforementioned external polar zone 2 of being the composition that such a through hole was cut in the half is the same as that of the former. And the through holes 4A and 4B prepared in the two aforementioned places are arranged so that lines 5A and 5B which connect through hole 4A or 4B prepared in each of two or more conductor patterns 3, respectively may serve as a square.

[0008] According to this composition, the semiconductor device chip 11 is carried in the center section of a substrate 1, and electrical connection of each conductor pattern 3 is carried out by the bonding wire 12. And these semiconductor device chip 11 and a bonding wire 12 are closed by the resin 13 (refer to drawing 2). Thereby, although semiconductor integrated circuit equipment is constituted, the dimension of semiconductor integrated circuit equipment is made to arbitrary things by cutting a substrate 1 along with the line which connects through hole 4A or 4B if needed. For example, the semiconductor integrated circuit equipment with which the substrate 1 was miniaturized as shown in drawing 2 can consist of cutting a substrate 1 along with through hole 4B. In this case, through hole 4B becomes the rim of semiconductor integrated circuit equipment, and through hole 4B cut by the half, respectively will be constituted as new external polar zone.

[0009] Moreover, when the size of the semiconductor device chip 11 is large, by carrying out cutting of the substrate 1 along with the spot facing line 6 formed in the center section of a substrate 1, and preparing the spot facing section, a part for the center section of a conductor pattern 3 is deleted a little, and it becomes possible to carry the semiconductor device chip of a big size. In this case, a substrate 1 can constitute semiconductor integrated circuit equipment more large-sized than the semiconductor integrated circuit equipment of drawing 2 from not cutting or performing cutting by cutting-plane-line 5A corresponding to through hole 4A.

[0010]

[Effect of the Invention] As explained above, since this invention forms a through hole in at least one middle place of the conductor pattern prepared in the substrate and constitutes the substrate possible [cutting] along with the through hole of a parenthesis, by cutting a substrate in arbitrary through hole positions according to the kind of semiconductor device chip, it can constitute the semiconductor integrated circuit equipment of arbitrary sizes, can raise the versatility of a substrate, and can attain simplification of a design, work, and management.

[Translation done.]

*** NOTICES ***

Japan Patent Office is not responsible for any damages caused by the use of this translation.

1.This document has been translated by computer. So the translation may not reflect the original precisely.

2.*** shows the word which can not be translated.

3.In the drawings, any words are not translated.

DESCRIPTION OF DRAWINGS

[Brief Description of the Drawings]

[Drawing 1] It is the plan of one example of the substrate for semiconductor integrated circuits of this invention.

[Drawing 2] It is the plan of an example of the semiconductor integrated circuit equipment formed by the substrate of drawing 1 .

[Drawing 3] It is the plan of the conventional substrate for semiconductor integrated circuits.

[Description of Notations]

1 Substrate

2 External Electrode Section

3 Conductor Pattern

4A, 4B Through hole

5A, 5B Cutting plane line

6 Spot Facing Line

11 Semiconductor Device Chip

[Translation done.]